SRS DG645数字脉冲延迟发生器,SRS Digital Delay Generator DG645
·4路脉冲信号，8路延时输出
·< 25ps RMS抖动
·触发速率10MHz
·精度率发生器
·易于与80MHz模式锁定激光器
·快速过渡时间
·加热晶体或Rb时基(opt.)
·以太网、GPIB、RS-232接口
Stanford research system DG645数字延迟发生器
DG645 是一款多功能数字延迟/脉冲发生器，可提供精确定义的脉冲，重复频率高达 10 MHz。与旧设计相比，该仪器提供了多项改进——更低的抖动、更高的精度、更快的触发速率和更多的输出。DG645 还具有以太网、GPIB 和RS-232接口，用于仪器的计算机或网络控制。
延迟发生器时序
所有数字延迟发生器都通过计算快速时钟（通常为 100 MHz）的周期来测量时间间隔。大多数数字延迟发生器还具有较短的可编程模拟延迟，以实现比时钟周期更精细的时间间隔。不幸的是，如果触发器与时钟不同步，则可能会出现一个时钟周期的时序不确定性（通常为 10 ns）。
DG645 通过测量触发器相对于内部时钟的时序并补偿模拟延迟来消除时序不确定性。这种方法将抖动降低了大约 100 倍，并允许内部速率发生器以任何速率运行，而不仅仅是时钟频率的约数。
触发
DG645 有多种触发模式。具有小于 100 ps 周期抖动的内部速率发生器可以设置为 100 µHz 至 10 MHz，分辨率为 1 µHz。具有可调阈值和斜率的外部触发输入可以触发定时周期、周期突发或单次触发。可以通过按键触发单次射击。线路触发器与交流电源同步运行。后面板触发器禁止输入可以在定时周期内禁用触发器或任何脉冲输出。
DG645 通过触发释抑和预分频功能支持许多复杂的触发要求。
触发释抑设置连续触发之间的最短时间。如果您的应用程序中的触发事件产生显着的噪声瞬变，在生成下一个触发之前需要时间衰减，这将非常有用。触发释抑也可用于以输入触发速率的约数来触发 DG645。
触发预分频使 DG645 能够与更快的源同步触发，但触发频率是原始触发频率的约数。例如，DG645 可以在 1 kHz 下触发，但与以 80 MHz 运行的锁模激光器同步，通过将触发输入预缩放 80,000。此外，DG645 还为每个前面板输出包含一个单独的预分频器，使每个输出能够以触发速率的约数工作。
前面板输出
有五个前面板输出：T 0、AB、CD、EF 和 GH。T 0输出在定时周期内被置位。T 0 的前沿是零时间参考。编程延迟（A、B、C、D、E、F、G 和 H）设置为 0 秒到 2000 秒，分辨率为 5 ps，以控制四个脉冲输出的前沿和后沿的时序。
每个前面板输出可驱动 50 Ω 负载并具有 50 Ω 源阻抗。输出幅度可设置为 0.5 至 5.0 V，输出偏移范围可超过 ±2 VDC，以提供几乎任何逻辑电平（NIM、ECL、PECL、CMOS 等）。在任何输出幅度下，输出转换时间都小于 2 ns。
后面板输出
可选的后面板输出可用于支持各种应用。选项 1 在 5 V 逻辑电平下提供 T 0输出和八个编程延迟（A、B、C、D、E、F、G 和 H），转换时间小于 1 ns。选项 2 提供这些相同的输出，但作为 30 V、100 ns 脉冲，转换时间小于 5 ns，用于高噪声环境中的时序分布。选项 3 提供 8 个组合输出，可提供 5 V 逻辑电平的 1 到 4 个脉冲，转换时间小于 1 ns。每个输出都有一个 50 Ω 的源阻抗。
时基
标准时基的精度为 5 ppm，抖动为10 -8，适用于许多应用。对于需要更好的速率和延迟精度或降低速率和延迟抖动的用户，可以使用可选的时基。
对于标准时基，1 s 延迟的计时误差可高达 5 µs，OCXO 时基为 200 ns，但铷时基仅为 500 ps（均在校准一年后）。
对于短延迟，抖动通常为 20 ps。然而，对于 1 s 的延迟，标准时基会产生高达 10 ns 的抖动，而可选时基会产生不到 10 ps 的额外抖动。
快速上升时间模块
DG645 前面板输出的转换时间小于 2 ns。SRD1 是一种附件，内置于直插式 BNC 连接器中，可将前面板输出的上升时间缩短至 100 ps 以下。前面板最多可连接五个 SRD1，以减少所有输出的上升时间。
