SRS DG645数字延迟发生器  数字脉冲发生器 斯坦福 Stanford Research Systems SRS进口代理

DG645数字延迟发生器

DG645是一款多功能数字延迟/脉冲发生器，能够以高达10 MHz的重复频率提供精确定义的脉冲。这种仪器比老式的有几处改进设计—下部抖动、更高精度、更快触发速率和更多输出。DG645还具有以太网、GPIB和RS-232仪器的计算机或网络控制接口。

延迟发生器定时

所有数字延迟发生器都通过计算快速时钟(通常为100 MHz)的周期来测量时间间隔。大多数数字延迟发生器还具有短的可编程模拟延迟，以实现比时钟周期更高分辨率的时间间隔。不幸的是，如果触发器与时钟不同相，可能会出现一个时钟周期的时序不确定性(典型值为10 ns)。

DG645通过测量相对于内部时钟的触发时序并补偿模拟延迟来消除时序不确定性。这种方法可将抖动降低约100倍，并允许内部速率发生器以任意速率工作，而不仅仅是时钟频率的几分之一。

触发

DG645有多种触发模式。周期抖动小于100 ps的内部速率发生器可以在100 Hz至10 MHz范围内设置，分辨率为1 Hz。具有可调阈值和斜率的外部触发输入可以触发一个定时周期、一系列周期或单次触发。一次击发可以通过按键触发。线路触发器与交流电源同步运行。后面板触发禁止输入可以在一个定时周期内禁用触发器或任何脉冲输出。

DG645通过触发器保持和预分频特性支持多种复杂的触发要求。

触发释抑设置连续触发之间的最小时间。如果应用程序中的一个触发事件产生了一个显著的噪声瞬变，需要时间在下一个触发事件产生之前衰减掉，这是很有用的。触发保持也可用于以输入触发速率的倍数触发DG645。

触发预分频使DG645能够与更快的信号源同步触发，但频率为原始触发频率的几分之一。例如，DG645可以1 kHz触发，但通过将触发输入预分频80，000，可以与80 MHz锁模激光器同步运行。此外，DG645还为每个前面板输出包含一个独立的预分频器，使每个输出能够以触发速率的倍数工作。

前面板输出

有五个前面板输出:T₀、AB、CD、EF和GH。T₀输出在定时周期内有效。T的前沿₀是零时间基准。编程延迟(A、B、C、D、E、F、G和H)设置为0 s至2000 s，分辨率为5 ps，用于控制四个脉冲输出的前沿和后沿时序。

每个前面板输出可以驱动50ω负载，并具有50ω源阻抗。输出幅度可设置为0.5至5.0 V，输出失调范围可超过2 VDC，以提供几乎任何逻辑电平(NIM、ECL、PECL、CMOS等)。).在任何输出幅度下，输出跃迁时间都小于2 ns。

后面板输出

可选的后面板输出可用于支持不同的应用。选项1提供了一个测试₀5 V逻辑电平下的输出和8个编程延迟(A、B、C、D、E、F、G和H ),跃迁时间小于1 ns。选项2提供相同的输出，但为30 V、100 ns脉冲，跃迁时间不到5 ns，适合高噪声环境中的时序分配。选项3提供8个组合输出，以5 V逻辑电平提供1至4个脉冲，跃迁时间不到1 ns。每个输出都有一个50ω源阻抗。

时基

标准时基的精度为5 ppm，抖动为10^-8，适用于多种应用。对于要求更高速率和延迟精度或降低速率和延迟抖动的用户，可选择时基。

对于标准时基，1 s延迟的定时误差可能高达5 s，对于OCXO时基，200 ns，但是对于铷时基，仅为500 ps(全部在校准后一年)。)

对于短延迟，抖动典型值为20 ps。然而，对于1 s延迟，标准时基的抖动最高可达10 ns，而可选时基的额外抖动不到10 ps。

快速上升时间模块

DG645前面板输出的转换时间小于2 ns。SRD1是一个附件，内置于一个直插式BNC连接器中，可将前面板输出的上升时间降至100 ps以下。前面板最多可以连接五个SRD1s，以减少所有输出的上升时间。